home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / amiga / programmer / 2440 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  2.6 KB
  1. Path: nntp.teleport.com!sschaem
  2. From: sschaem@teleport.com (Stephan Schaem)
  3. Newsgroups: comp.sys.amiga.programmer
  4. Subject: Re: FWD: Fate of 68080
  5. Date: 31 Jan 1996 12:31:45 GMT
  6. Organization: Teleport - Portland's Public Access (503) 220-1016
  7. Message-ID: <4ennfh$jcc@maureen.teleport.com>
  8. References: <4e7rhi$4fo@maureen.teleport.com> <4ealme$8fi@hades.datashopper.dk>
  9. NNTP-Posting-Host: kelly.teleport.com
  10. X-Newsreader: TIN [version 1.2 PL2]
  11.  
  12. Michael Berg (mberg@datashopper.dk) wrote:
  13. : In a message of 25 Jan 96 Stephan Schaem wrote to :
  14.  
  15. :  SS>  A 133mhz pentium is near 2 time slower then a 133mhz 604.
  16.  
  17. : If the 604 is a RISC processor, then I am sure glad I don't have a 604 in
  18. : my machine. What a drag!
  19.  
  20.  the test didn't mesearu an instruction... but an operation...
  21.  
  22. : (For the slower readers -- RISC means Reduced Instruction Set, which in
  23. : turn means the processor has to execute many more instructions than a CISC
  24. : architecture to achieve the same thing. I don't recall the typical
  25. : RISC/CISC factor, but it's certainly more than 2).
  26. :    __
  27.  
  28.  Look at the PPC instruction set and addressing mode... it compare very
  29.  well the the cisc the 68000 is.. risc mainly is having fixed size 
  30.  instruction, then of course only including instruction that really impact
  31.  performace. 
  32.  
  33.  In general its not more then 2.... This is not a proff or anything but I 
  34.  compiled a loop under a few CPU to see, and in 68020+ it took 13 inst 6register, in pa risc 14 inst 6 register, 
  35.  ppc 18 inst 6 register, 486 16 inst 7 reg... (The loop was interesting to me
  36.  because it was somethng that would take maybe 80% of the CPU time at some
  37.  stage of the program, and I was looking for a new platform :)
  38.  
  39.  (BTW the loop used on the 68020, cisc instruction like :
  40.     move.size    (offset,Saddress,index*type),(Daddress)
  41.  
  42.  Well, the pa risc seem to do pretty good with its 'reduced' inst set :)
  43.  only 1 extra instruction.
  44.  
  45.  And actually risc can code in less instruction...
  46.  
  47.  C = A + B;
  48.  
  49.  This is coded in 1 instruction on most risc... 2 on most cisc
  50.  
  51.  Some risc can do this in 1 inst (The 68060 would need 3)
  52.  
  53.  C = (A + B) * 2;
  54.  
  55.  BTW
  56.  
  57.  C = (0 + B)  is equal to  C = B
  58.  C = -C    is equal to  C = (0 - C)
  59.  
  60.  So risc dont need to code a register move or neg instruction. they reduce
  61.  but are not slower (In that example). Also having lots of register
  62.  is a risc 'trademark' , and if they are 64bit like many of the 
  63.  latest risc its another advantage.
  64.  
  65.  risc are not as bad as you might think... 
  66.  
  67.  BTW, I said that the instruction ratio is not more then 2, (could
  68.  actually be less :) ... but the code size dont reflect this.
  69.  If you average 680x0 code take ~3 byte per instruction, risc 4 byte.
  70.  
  71.  Stephan
  72.